01 / RESPONSIBILITIES
岗位职责
- 负责完整SoC芯片架构集成设计，熟练各类通用外设模块（GPIO/UART/SPI/I2C/ADC/PWM/USB/PCIE等）的集成、适配与逻辑调试；
- 负责片上总线架构搭建、时序约束与跨模块互联验证，包含AXI/AHB/APB等标准总线设计优化；
- 主导CRG时钟复位系统整体设计：时钟树规划、分频/倍频单元、多路复位域、异步同步复位隔离设计；
- 负责SoC全流程低功耗方案落地：多电源域划分、门控时钟、电源开关、电压域隔离、低功耗模式逻辑实现；
- 参与芯片从架构定义、RTL编码、仿真调试、时序收敛到tape-out流片全流程开发；
- 配合验证、后端、软件团队完成问题闭环，修复时序、功耗、功能类设计缺陷，输出设计文档。
02 / QUALIFICATIONS
任职要求
- 硕士及以上微电子、集成电路、电子工程相关专业；5年及以上SoC芯片前端设计实战经验；
- 独立完成至少一款芯片从定义到流片完整全流程项目经历，有量产流片经验优先；
- 精通Verilog/SystemVerilog RTL设计，熟练AXI/AHB/APB总线架构开发；
- 具备成熟CRG时钟复位模块独立设计经验，掌握时钟域交叉、复位同步处理方案；
- 精通SoC低功耗设计流程，熟练CRG门控、多电压域、UPF功耗描述文件编写；
- 熟悉各类标准外设IP集成与驱动适配，能独立完成外设总线互联与功能调试；
- 具备基础时序分析能力，可配合后端完成预布局时序优化，理解STA静态时序分析；
- 良好文档撰写能力，输出架构文档、设计Spec、低功耗方案、CRG设计手册；
- 精通CPU/总线架构设计/动态内存方案设计/低功耗设计/CRG设计/数模接口设计某项均可。